(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年7月22日(22.07.2004)

PCT

(10) 国際公開番号 WO 2004/062223 A1

(51) 国際特許分類7:

(21) 国際出願番号:

H04L 25/49, 7/00 PCT/JP2003/016917

(22) 国際出願日:

2003年12月26日(26.12.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願 2002-381104

2002年12月27日(27.12.2002)


(71) 出願人(米国を除く全ての指定国について): 松下電 器産業株式会社 (MATSUSHITA ELECTRIC INDUS-TRIAL CO., LTD.) [JP/JP]; 〒571-8501 大阪府門真市 大字門真 1 0 0 6 Osaka (JP).

(72) 発明者: および

(75) 発明者/出願人 (米国についてのみ): 水口 裕二 (MIZUGUCHI,Yuji) [JP/JP]; 〒573-0165 大阪府 枚 方市 山田池東町46-1-406 Osaka (JP). 安井 伸彦 (YASUI, Nobuhiko) [JP/JP]; 〒570-0017 大阪 府 守口市 佐太東町 1-40-3-303 Osaka (JP). 勝田 昇 (KATTA, Noboru) [JP/JP]; 〒664-0017 兵庫 県 伊丹市 瑞ヶ丘 1-49-1 Hyogo (JP). 堺 貴久 (SAKAI, Takahisa) [JP/JP]; 〒661-0953 兵庫県 尼崎市 東園田町 8-48-14-202 Hyogo (JP). 高平 豊 (TAKAHIRA, Yutaka) [JP/JP]; 〒572-0083 大阪府 寝屋 川市 郡元町 1 3-1 8-1 0 2 Osaka (JP). 河田 浩嗣 (KAWADA, Hirotsugu) [JP/JP]; 〒543-0043 大阪府 大 阪市天王寺区勝山 2-3-1 8-4 0 4 Osaka (JP). 梅 井俊智 (UMEI, Toshitomo) [JP/JP]; 〒566-0033 大阪府

[続葉有]

- (54) Title: SYMBOL POSITION DETECTION DEVICE AND SYMBOL POSITION DETECTION METHOD
- (54) 発明の名称: シンボル位置検出装置およびシンボル位置検出方法



- a... FROM CONNECTION DEVICE
- 10... DATA TRANSMISSION DEVICE
- 15... S/P CONVERSION SECTION
- 20... MAPPING SECTION
- 25... DIGITAL FILTER

- 40... DIFFERENTIAL DRIVER
- b... TO TRANSMISSION PATH
- c... 25 MHz CLOCK
- d... 100 MHz CLOCK

(57) Abstract: A signal having frequency of 12.5 MHz and including data is transmitted to a data reception device. The data reception device creates a clock B having a frequency of 400 MHz in (1) of Fig. 8 and performs sampling of the 12.5 MHz signal according to the clock B ((2) of Fig. 8). The data reception device detects a zero cross point of the sampled data and creates a clock according to the clock B ((2) of Fig. 8). The data reception device detects a zero cross point of the sampled data and creates a clock signal of 25 MHz frequency indicating the zero cross point ((3) in Fig. 8). Next, the data reception device delays the created clock signal by 8 clocks, thereby creating a 25 MHz signal indicating the symbol point ((4) in Fig. 8). Thus, it is possible to detect the symbol point.

(57)要約:データ受信装置には、12. 5MHzの周波数を持ち、データが含まれた信号が送信されてくる。当骸 データ受信装置は、図8の(1)の400MHzの周波数を持ったクロックBを作成して、当該クロックBに基づ いて、上記12. 5 MH z の信号をサンプリングする(図8の(2))。そして、データ受信装置は、サンプリン グしたデータのゼロクロス

摄津市学園町 2-1 0-1 2-4 0 8 Osaka (JP). 秋田 貴志 (AKITA,Takashi) [JP/JP]; 〒532-0022 大阪府 大 阪市淀川区野中南 1-4-4 0-7 1 8 Osaka (JP). 吉 河 武文 (YOSHIKAWA,Takefumi) [JP/JP]; 〒662-0871 兵庫県 西宮市 愛宕山 3-1 9 Hyogo (JP). 道正 志郎 (DOSHO,Shiro) [JP/JP]; 〒563-0024 大阪府 池田市 鉢 塚 3-3-5-2 0 2 Osaka (JP).

- (74) 代理人: 小笠原 史朗 (OGASAWARA, Shiro); 〒564-0053 大阪府 吹田市 江の木町 3番 1 1 号 第 3 ロン デェビル Osaka (JP).
- (81) 指定国 (国内): JP, US.

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).

添付公開書類:

- 一 国際調査報告書
- 一 補正書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

明細書

シンポル位置検出装置およびシンポル位置検出方法

技術分野

本発明は、シンボル位置検出装置に関する発明であって、より特定的には、所定の周波数を持ったクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出するシンボル位置検出装置に関する発明である。

背景技術

図 1 7 は、上記一般的なデータ受信装置の構成を示した ブロック図である。図 1 7 に示されるデータ受信装置は、 C A T V (C a b l e T e l e v i s i o n) のデータ 受信機であり、チューナ 1 0 0 5、ダウンコンバータ 1 0 1 0、A D C (アナログデジタルコンバータ) 1 0 1 5、

検波器 1 0 2 0 、デジタルフィルタ 1 0 2 5 、判定部 1 0 3 0 、デスクランプラ 1 0 3 5 およびクロック再生部 1 0 4 0 は、制御部 1 0 4 5 および発振部 1 0 5 0 を含む。

CATVのデータにはスクランブル処理が施されており、受信されるデータシンボルは全ての信号レベルが略平均的に含まれるものである。CATVの伝送方式としては、16QAM(Quadrature Amplitude Modulation)や64QAM等の直交振幅変調が用いられ、伝送路には通常同軸ケーブルが使用される。

それでは、以下に、図17に示される従来のデータ受信装置の動作について説明する。

これにより、データ受信装置1000の各構成部は、データ送信装置とクロック同期を取りながら動作することができる。

発明の開示

ここで、上記従来の発振部1050には、VCO(Voltage Сontrolled Oscillator)がよく用いられる。当該VCOは、制御電圧によって発振周波数を変化させることができる発信器であり、安価で入手可能であるというメリットを有する。しかしながら、上記VCOは、制御電圧の変化量に対して、発振周波数の変化量が非常に大きく、その制御が非常に困難であるという問題を有する。

上記問題に対して、上記発振部1050に、VCXO(Voltage Contorolled Crysta 1 Osci1lators)が用いられることがある。 当該VCXOは、制御電圧の変化量に対して、発振周波数 の変化量が小さいため、その制御が容易であるというメリットを有する。しかしながら、当該VCXOは、VCOに 比して高価であるという問題を有する。

そこで、本発明の目的は、容易にデータ送信装置とクロック同期を取ることができると共に、安価に製造可能なデータ受信装置に含まれるシンボル位置検出装置を提供することである。

本発明では、信号作成手段は、第1のクロック信号の周波数に整数倍の周波数を持った第2のクロック信号を作成

し、データ値取得手段は、高周波クロック信号作成正手段が作成した第2のクロック信号のタイミングに基づい出手段がータに基づい出手段が取得したデータの値を取得したデータの値から前記はいのクロック信号の成分を抽出した第1のクロスは付出手段が抽出した第1のクロックをでは、シングをでロクロスは、シングをでロクロスはとしてが検出したでロクロスを開けるが検出したでロックにおける所定クロックにおける所定クロックにおける所定クロックにおける所定クロックにおける所定クロックに相当するようにしている。

また、データ信号は、シンボル毎に所定の基準レベルに対する大小関係が交互に入れ替わる信号であってもよい。

また、ゼロクロス検出手段は、クロック成分抽出手段が抽出した第1のクロック信号成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックを、ゼロクロス点とみなして検出するようにしてもよい。

また、ゼロクロス検出手段は、クロック成分抽出手段が 抽出した第1のクロック信号成分の、所定の基準レベルに 対する大小関係が入れ替わるタイミングの直前および直後 に存在するクロックにおけるデータの値の絶対値を比較し て、データの値の絶対値の小さい方のクロックを、データ の値の、所定の基準レベルに対する大小関係が入れ替わる タイミングから最も近いタイミングに位置するクロックと

決定するようにしてもよい。

また、シンボル位置検出手段がデータ信号のシンボルの 位置と決定するクロックは、ゼロクロス点に対して、所定 クロック経過後のタイミングであってもよい。

また、シンボル位置検出手段は、シンボルの位置を検出 したタイミングで、第3のクロック信号を出力するように してもよい。

また、ゼロクロス検出手段は、ゼロクロス点から、所定 クロック分に相当する時間が経過した時間を遅延させることにより、第3のクロック信号を出力するようにしてもよい。

また、判定手段は、シンボル位置検出手段が出力した第 3のクロック信号のタイミングに基づいて、データ信号の シンボルにおけるデータの値を判定するようにしてもよい

また、出力用クロック信号作成手段は、ジッタを低減した第4のクロック信号を作成し、出力手段は、出力用クロック信号作成手段が作成した第4のクロック信号に基づいて、判定手段が判定したデータの値を外部に出力するようにしてもよい。

また、ゼロクロス検出手段は、クロック成分抽出手段が 抽出した第1のクロック信号の成分の正負が入れ替わるタ イミングをゼロクロス点として検出するようにしてもよい

また、ゼロクロス検出手段は、第1のクロック信号の成分の正負が入れ替わるタイミングをゼロクロス点として検

出するようにしてもよい。

また、データ信号は、シンボル毎にデータの値の正負が交互に入れ替わる信号であってもよい。

また、出カ用クロック作成手段は、第3のクロック信号を基準にして第4のクロック信号を作成するようにしてもよい。

また、整数は、4の倍数であってもよい。

また、所定クロックは、 4 の倍数を 4 分の 1 倍した数のクロックであってもよい。

なお、本発明は、シンボル位置検出装置のみならず、当該シンボル位置検出装置において行われているシンボル検出方法に対しても向けられている。

本発明によれば、高周波クロック信号作成手段が発生する第2のクロック信号の周波数を細かくコントロールすることなく、シンポル位置を検出することが可能となる。さらに、上記第1の発明によれば、高周波クロック信号作成手段の一部に安価なVCOを適用することができるので、当該シンボル位置検出装置を安価に作成することが可能となる。

また、データ信号は、第1のクロック信号の成分を確実に含んだ信号となるので、クロック成分抽出手段において、第1のクロック信号の成分を容易に抽出することが可能となる。

また、値がちょうど所定の基準レベルとなるデータのクロックが存在しない場合であっても、ゼロクロス点に該当するクロックを検出することが可能となる。

また、データ所定レベルに対する大小関係が入れ替わるタイミングの直前と直後とに存在するクロックのデータの値の絶対値を比較するという簡単な方法により、ゼロクロス点とみなされるクロックが求められるので、当該ゼロクロス検出手段の構成を簡単なものにできる。

また、第1のクロック信号の4の倍数倍の周波数を持った第2のクロック信号でサンプリングを行っているので、シンボル点は、ゼロクロス点から4の倍数に4分の1を掛けたクロック分だけ時間が経過した点になる。これにより、シンボル点を簡単に特定することが可能となる。

また、シンボル位置を検出したのタイミングで第3のクロック信号が出力されるので、シンボル位置検出装置や当該シンボル位置検出装置に接続された装置は、当該第3のクロック信号を利用することが可能となる。

また、第3のクロック信号を遅延処理によって作成しているので、再度信号を作成する場合に比べて、簡単に第3のクロック信号を作成することができる。

また、第3のクロック信号は、シンボル位置に合わせたクロック信号であるので、判定手段は、当該第3のクロックに基づいて、データの値を検出することが可能となる。

また、ジッタが低減された第4のクロック信号に基づいて、データの値が当該シンボル位置検出装置外へと出力されるので、当該シンボル位置検出装置に接続された機器は、エラーの少ないデータを取得することが可能となる。

ま た 、 高 周 波 ク ロ ッ ク 信 号 作 成 ス テ ッ プ で 発 生 す る 第 2

のクロック信号の周波数を細かくコントロールすることなく、シンボル位置を検出することが可能となる。さらに、上記第9の発明によれば、高周波クロック信号作成ステップで用いられる発信器の一部に安価なVCOを適用することができるので、当該シンボル位置検出方法を安価に実現することが可能となる。

また、データ信号は、第1のクロック信号の成分を確実 に含んだ信号となるので、クロック成分抽出手段において 、第1のクロック信号の成分を容易に抽出することが可能 となる。

図面の簡単な説明

図1は、本発明の一実施形態に係るデータ送信装置10の構成を示したプロック図である。

図2は、本発明の一実施形態に係るデータ受信装置100の構成を示したプロック図である。

図 3 は、パラレルデータと、マッピングすべきシンボル値 B (k) と、当該マッピングすべきシンボル値 B (k) の直前のシンボル値 B (k-1) との関係を示した表である。

図 4 は、マッピング部 2 0 でマッピングされたデジタルデータが D A C 3 0 でアナログ信号に変換された波形を示した図である。

図 5 は、マッピング部 2 0 でマッピングされたデジタルデータが D A C 3 0 でアナログ信号に変換された波形を示した図である。

図6は、DAC30から出力されるアナログ信号の一例を示した図である。

図7は、本発明の一実施形態に係るクロック再生部125の詳細な構成を示したプロック図である。

図8は、データ受信装置100の各構成部から出力される信号の様子を示した図である。

図9は、ゼロクロス点およびシンボル点が検出される様子を示した図である。

図 1 0 は、本発明の一実施形態に係るデジタルフィルタ 1 3 0 の構成の一例を示したプロック図である。

図 1 1 は、本発明の一実施形態に係る判定部 1 3 5 が信号レベルの判定時に用いる、判定レベルの一例を示した図である。

図 1 2 は、判定部 1 3 5 が判定した判定レベルをデータ送信装置 1 0 が送信したデータに変換するためのテーブルである。

図 1 3 は、データ受信装置 1 0 0 のクロック再生部 1 2 5 が行う動作を示したフローチャートである。

図 1 4 は、ゼロクロス検出部 2 0 5 が行う動作を示したフローチャートである。

図 1 5 は、本発明の一実施形態に係るデジタルフィルタ 1 3 0 の構成のその他の一例を示したブロック図である。

図 1 6 は、本発明の一実施形態に係るデータ受信装置 1 0 0 の構成のその他の一例を示したプロック図である

図17は、従来のデータ受信装置の構成を示したプロック図である。

発明を実施するための最良の形態

図1および2を参照して、本発明の一実施形態に係るシンボル位置検出装置を含んだデータ受信装置およびデータ伝送システムについて説明する。なお、図1は、本実施形態に係るデータ伝送システムのデータ送信装置の構成を示すプロック図である。また、図2は、本実施形態に係るデータ伝送システムのデータ受信装置の構成を示すブロック図である。

図1に示されるデータ送信装置10は、S/P変換部15、マッピング部20、デジタルフィルタ25、DAC30、LPF(ローパスフィルタ)35および差動ドライバ40を備える。当該データ送信装置10は、接続機器、かららは、オーディオ機器、ナビゲーション機器器かららており、当該機器のでは、第一夕ののは、第一夕ののは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一夕のでは、第一月では、第一日では、第

信号から得られるデジタルデータを接続機器に出力する。 また、伝送路にはツイストペア線や同軸ケーブルのような 安価なケーブルが用いられ、データ送信装置とデータ受信 装置とは、互いに電気通信を行う。

ここで、上記データ伝送システムで用いられる情報系の 通信プロトコルについて説明する。当該データ伝送システ ムで用いられる情報系の通信プロトコルとしては、例えば , Media Oriented Systems Tr ansport(以下、MOSTと記載する)がある。通 信 プ ロ ト コ ル が M O S T の 場 合 に は 、 図 1 の デ ー 夕 送 信 装 置および図2のデータ受信装置は、それぞれ国際公開番号 W O - 0 2 / 3 0 0 7 9 号公報の第1図に示されるデータ 伝送装置の送信部および受信部として用いることができる 。 そして、 国 際 公 開 番 号 W 〇 - 0 2 / 3 0 0 7 9 号 公 報 の 第 2 図 に 示 さ れ る よ う に 、 複 数 台 の デ ー 夕 伝 送 装 置 が リ ン グ状に接続されてリング型ネットワークを構成する。MO STを通信プロトコルとして伝送されるデータは、フレー ムを基本単位として伝送され、各データ伝送装置1の間を 次 々 に フ レ ー ム が 一 方 向 に 伝 送 さ れ る 。 以 下 、 本 実 施 形 態 に係るデータ伝送システムの通信プロトコルは、MOST であるとして説明を続ける。

それでは、以下に、本実施形態に係るデータ送信装置10について詳しく説明する。当該データ送信装置10は、典型的にはLSIで構成され、入力されてくる25MHzおよび100MHzのクロックに基づいて、接続機器から出力されるデジタルデータを電気信号に変換して、伝送路

を介して、データ受信装置100に出力する。

S/P変換部15は、多値化伝送を行うために、接続機器から出力されるシリアルのデジタルデータをパラレルに変換する。通信プロトコルがMOSTの場合、コントローラ2から50Mbpsのシリアルデータが出力されるので、S/P変換部15は、シリアルで入力されたデータを2ピット毎のパラレルデータに変換する。マッピングがラレルデータを、上記100MHzのクロックに基づいて8値のシンボルのいずれかにマッピングを行う。このマッピは、データ受信装置100でクロック再生を行うたとに、データ受信装置100でクロック再生を行うたとに、データ受信装置100でクロック再生を行うたとに、ゴータ受信装置100でクロック再生を行うたとに、がよび受信との間の直流成分の変動や差の影響を除外するために、前値との差分によってマッピングが行われる。

デジタルフィルタ25は、送信する電気信号の帯域制限および符号間干渉を抑えるための波形整形フィルタである。例えば、デジタルフィルタ25には、シンボルレート(25MHz)の4倍のサンプリング周波数(100MHz)動作し、ロールオフ率100%をルート配分した特性を持ち、タップ数33タップ、およびビット数12ビットのFIRフィルタが使用される。

DAC30は、デジタルフィルタ25で帯域制限された信号をアナログ信号に変換する。LPF35は、DAC30の出力信号から信号帯域より高域の周波数を減衰させる

。差動ドライバ40は、LPF35から出力されるアナログ信号の強度を増幅して差動信号に変換して伝送路に送路に対して伝送路が有する2本1組の導線に対して、送出する電気信号を伝送路の一方側(プラス側)導線に送信し、当該電気信号と正負反対の信号を、の他方側(マイナス側)に送信する。これによっての影路には、プラス側とマイナス側との電気信号が1つのペアとして伝送され、伝送路からの放射ノイズの影響を軽減することができる。

ここで、マッピング部 2 0 が行うマッピングについて図 3 ~ 5 を参照しながら詳しく説明する。図 3 は、パラレルデータと、マッピングすべきシンボル値 B (k)と、当該マッピングすべきシンボル値 B (k)の直前のシンボル値 B (k - 1)との関係を示した表である。図 4 および 5 は、マッピング部 2 0 でマッピングされたデジタルデータが D A C 3 0 でアナログ信号に変換された波形を示した図である。

まず、マッピング部 2 0 には、「 0 0 」や「 0 1 」等といった 2 ビットのパラレルデータが入力される。ここで、マッピング部 2 0 は、取得したデータを図 3 に示される表にしたがって、+ 7、+ 5、+ 3、+ 1、- 1、- 3、- 5、- 7の 8 値のいずれかにマッピングする。ここで、マッピングの方法について、具体例を挙げて説明する。

例えば、前のシンボル値 B (k - 1)が - 1 であって、マッピング部 2 0 に「 0 0 」のパラレルデータが入力してきた場合には、今回のシンボル値 B (k)は、+ 7 となる

。一方、シンボル値B(k-1)が+5であって、マッピング部20に「01」のパラレルデータが入力してきた場合には、今回のシンボル値B(k)は、-1となる。すなわち、本実施形態に係るマッピングは、前のシンボル値B(k-1)と入力してきたパラレルデータとに基づいて、今回のシンボル値B(k)球められる。このような方によって、シンボル値B(k)が正負交互にマッピングされる。そして、求められたシンボル値B(k)は、デジタルフィルタ25を介して、DAC30に入力される。

DAC30は、出力されてくるシンボル値B(k)に基づいて、図4あるいは図5に示されるようなアナログ信号を作成する。ここで、図4および図5について詳しく説明する。

図4は、前のシンボル値B(k-1)が+7、+5、+3または+1である場合において、「00」、「01」、「11」、「01」の各パラレルデータが入力されたときのシンボル値B(k)を示した図である。図4は、例えば、前のシンボル値B(k-1)が+7である場合において、「00」のシリアルデータが入力されてきた場合には、今回のシンボル値B(k)が-1となるようなアナログ信号が作成されることを示している。

一方、図 5 は、前のシンボル値 B (k - 1)が - 7 、 - 5 、 - 3 または - 1 である場合において、「0 0」、「0 1」、「1 1」、「0 1」の各パラレルデータが入力されたときのシンボル値 B (k)を示した図である。図 5 は、例えば、前のシンボル値 B (k - 1)が - 7 である場合に

おいて、「00」のシリアルデータが入力されてきた場合には、今回のシンボル値B(k)が+1となるようなアナログ信号が作成されることを示している。

以上のことを踏まえて、一例として、最初のシンボル値 B(n)が+1で、「00」、「00」、「11」、「0 1」の順にパラレルデータが順番に入力された場合に作成 されるアナログ信号を示す。図6は、上述した場合におい て、差動ドライバ40から出力されるアナログ信号の様子 を示した図である。

次に、本実施形態に係るデータ受信装置100について 詳しく説明する。当該データ受信装置100は、典型的に はLSIで構成され、伝送路を介して送信されてくる信号

からクロックを再生し、当該再生したクロックに基づいて 、アナログ信号からデジタルデータを読み出し、接続機器 へと出力する。

差動レシーバ105は、伝送路から入力する差動信号を電圧信号に変換してADC110に出力する。上述したように、伝送路が有する2本1組の導線に対してプラス側とマイナス側との電気信号が1つのペアとして伝送されており、差動レシーバ105は、プラス側とマイナス側とイズの影響に対して効力を発揮する。そして、ADC110は、後述する逓倍PLL120が出力する400MHzのクロックBにしたがって、差動レシーバ105から出力される電圧信号をデジタル信号に変換する。

発振部115は、データ送信装置10とは非同期の25MHzの周波数をもつクロックAを作成し、例えば水晶振動子や水晶発振器により実現される。逓倍PLL(Phase Locked Loop)120は、VCOを含み、発振部115から出力されたクロックAから16倍の周波数をもった400MHzのクロックBを作成する。なお、クロックBの周波数は、上述した16倍に限られない。また、クロックAの周波数も25MHzに限られない。

クロック再生部125は、ADC110から出力される 伝送路から受信した信号に固定的に含まれる12. 5MH zのクロック成分を抽出・再生することによって、データ 送信装置10のクロック再生を行い、図7に示されるよう に、バンドパスフィルタ200、ゼロクロス検出部205

およびタイミング調節部 2 1 0 を備える。当該クロック再生部 1 2 5 で再生されたクロックは、各構成部のクロックとして用いられる。ここで、当該クロック再生部 1 2 5 の詳細について、図 7 を用いて説明する。

バンドパスフィルタ 2 0 0 は、伝送路から受信した信号からクロック成分の周波数の信号を抽出する。なお、本実施形態に係るバンドパスフィルタ 2 0 0 は、各シンボルの間隔が 4 0 n s e c であるので、1 2 . 5 M h z の周波数の信号を抽出する。

ゼロクロス検出部205は、バンドパスフィルタ200 が抽出したクロックのゼロクロス検出部205が検出のカイミング調節部210は、ゼロクロス検出部205がたクロックを出力する。なお、本実施形態に係るタイミング調節部210は、後述する判定部135が12.5MHzの周波数の信号のシンボル点に含まれるデジタルデータを出力する。さらに、25MHzの周波数のクロックの表出力する。

それでは、以下に、当該ゼロクロス検出部 2 0 5 および タイミング調節部 2 1 0 が行う動作について、図 8 を参照 しながら詳しく説明する。

まず、バンドパスフィルタ 2 0 0 は、 逓倍 P L L 1 2 0 から図 8 の (1) に示される 4 0 0 M H z のクロック B を

受けて動作しており、当該クロック B にしたがって、12.5 M H z の周波数の信号のデジタルデータ値を抽出して、図 8 の (2) に示されるようなデジタルデータ値をゼロクロス検出部 2 0 5 に対して出力する。

ゼロクロス検出部205は、逓倍PLL120から図8の(1)にしめされる400MHzのクロックBを受けて動作しており、当該クロックBにしたがって、パンドパスフィルタ200からの出力信号のゼロクロス点を検出する。ここで、図9を用いて、ゼロクロス検出方法について説明する。図9は、図8のゼロクロス点付近の拡大図である。

図9に示されるように、バンドパスフィルタ200から出力される信号のデジタルデータ値は、必ずしもゼロの軸上に存在するとは限らない。そこで、このような場合には、ゼロクロス検出部205は、デジタルデータ値の行びタルデータ値の指した時における当該デジタルデータ値の指し、当該デジタルデータ値の1クロックをゼロクロス点とみなす。

上記のようなゼロクロス検出方法により、ゼロクロス検出部205からは、図8の(3)に示されるような信号が出力される。

次に、タイミング調節部 2 1 0 は、ゼロクロス検出部 2 0 5 がゼロクロス点とみなしたクロックから 8 クロックのタイミングを遅延させて、シンボル点のタイミングを示す 2 5 M H z のクロック C を出力する(図 8 の (4))。さ

らに、当該タイミング調節部210は、ゼロクロス検出部205がゼロクロス点とみなしたクロックから8クロックおよび16クロックのタイミングを遅延させて、50MHzのクロックDを出力する(図8の(5))。以上で、当該ゼロクロス検出部205およびタイミング調節部210が行う動作についての説明を終了する。

ここで、再び図2のデータ受信装置100の説明に戻る。デジタルフィルタ130は、ADC110から出力されるデジタル信号のノイズ除去を行う波形整形用のFIRフィルタであり、例えば、シンボルレートの16倍のFIRフィルタが使用される。上述した送信側のデジタルフィルタ25と合わせ、符号間干渉のないロールオフ特性が実現される。

ここで、デジタルフィルタ 1 3 0 の構成例について図 1 0 を参照しながら説明する。図 1 0 は、当該デジタルフィルタ 1 3 0 の構成の一例を示した図である。

夕値を取得することになる。デジタルフィルタ130は、例えば、ロールオフ率100%をルート配分した特性を持ち、タップ数113、およびビット数10ビットのFIRフィルタである。なお、シフトレジスタ300は、近角Bに基づいて動作する。一方、タップ群305は、クロックに基づいて動作する。これは、シフトレジスタ300の処理動作に対して、タップ群305以下の構成部の処理動作に対して、タップ群305以下の構成部の処理動作に対して、タップ群305以下の機成部の処理動作に対して、タップ群305以下の機成部の処理時間を確保するために、タップ群305の動作クロックが、シンスタ300016分の1にされている。

なお、タップ303₁に格納されたデジタルデータ値は、対応するタップ307₁が取得する。また、タップ303₂に格納されたデジタルデータ値は、対応するタップ307₂が取得する。以後、タップ303₃以降についても同様のことが言える。

乗算器 3 1 0 1 ~ n は、タップ 3 0 7 1~ n から出力されるデジタルデータ値に予め定められた所定の値を乗算する。なお、当該予め定められた所定の値は、例えば、シンボルレートの 1 6 倍のサンプリング周波数で、ロールオフ率 1 0 0 %をルート配分した特性を実現する値である。最後に、加算器 3 1 5 は、乗算器 3 1 0 1~ n から出力されるデジタルデータ値を加算する。これにより、加算器 3 1 5 からは、シンボル点におけるデジタルデータ値が 2 5 M H 2 の周波数にしたがって出力される。以上でデジタルフィ

ルタ130の詳細な説明を終了する。

判定部135は、デジタルフィルタ130から置かのがら出力のがら出力のがら出力のがら出力のがらに基づいて、データを判定する。より具体的におけるデジタルでの名を判定する。よりは、カータを対して、データを対して、カータを対して、カータを対して、カータを対して、カータを対して、カータを対して、カータを対して、カータをである。では、判定の判定を行ったが、カータをである。では、判定の判定を行ったが、カータをである。では、判定の判定を行ったが、カータをである。では、判定の対したデータを関したデータを関したデータを関したデータを関したデータを関したデータを表して、対き信ものデーブルである。

まず、判定部135は、デジタルフィルタ130から1シンボル分のデジタルデータ値を取得する。次に、判定部135は、取得したデジタルデータ値の1シンボル前のデジタルデータ値を確認する。そして、当該判定部135は、取得したデジタルデータ値から1シンボル前のデジタルデータ値を引き算する。なお、本実施形態では、各デジタルデータ値は、+7、+5、+3、+1、-1、-35が引き算によって求めた値(以下、信号レベルと称す)は、+14、+12、+8、+6、+4、+2、-2、-4、-6、-8、-10、-12または-14のいずれかの値

を取る。

ここで、判定部135には、図11に示されるように、信号レベルの判定レベルが設定されている。各判定レベルは、一定の幅を有しており、いずれのレベルの幅に属するかで、信号レベルが判定される。当該判定部135は、引き算によって求めた信号レベルを当該図11に示される判定レベルを用いて決定する。そして、判定部135は、図12に示されるテーブルに基づいて、決定した信号レベルをデータ送信装置10が送信したパラレルデータに変換する。なお、図12に示されるテーブルは、図3に示されるテーブルは、図3に示される のは、 の の との 関係を示した表である。

P/S変換部140は、判定部135で判定されたパラレルデータをシリアルのデジタルデータに変換して、FIFO145に出力する。

受信側PLL150は、25MHzのクロックCに基づいて、ジッタの少ない50MHzのクロックEを作成して、FIFO145に出力する。

FIFO145は、クロックDに基づいて、P/S変換部140からシリアルデータが書きこまれ、受信側PLL150からのジッタの少ないクロックEに基づいてシリアルデータを接機器へと出力する。これは、データ受信装置100がデータ送信装置100とは非同期のクロックで動作し、図9に示されるように、ゼロクロス点のクロックにゼロに最も近いクロックが選ばれるという本実施形態に係るデータ受信装置100の性質上、シンボル間のクロック

数が常に16にならずに、±1個程度のジッタが時折発生し得るから行われる処理である。すなわち、受信側PLL150が、FIFO145への書き込み用のクロック周波数と同じ周波数でジッタの少ないクロック読み出しを行うことで、ジッタの少ないシリアルデータを接続機器に出力することになる。

以上のように構成されたデータ伝送システムについて、 以下に動作を説明する。なお、本実施形態で示す各処理は 、コンピュータを用いてソフトウェア的に実現するか、あ るいはそれら各処理を行う専用のハードウェア回路を用い て実現することができる。

それでは、本実施形態に係るデータ伝送システムが行う動作について図面を参照しながら説明する。図13は、データ受信装置100のクロック再生部125が行う動作を示したフローチャートである。なお、以下、データ装置装置10からは、図6に示されるような電気信号が送信されてくるものとし、当該データ送信装置10が行う動作については省略する。

まず、差動レシーバ10.5 は、データ送信装置10から伝送路を介して送信されてきた図6に示されるような電気信号を受信する。一方、発振部115は、データ送信装置10とは非同期の25MHzの周波数のクロックAを作成し、逓倍PLL120に出力している。逓倍PLL120は、取得したクロックAを400MHzのクロック信号Bにして、ADC110、デジタルフィルタ130およびクロック再生部125に出力する。

A D C 1 1 0 は、 逓倍 P L L 1 2 0 から出力されてくる クロック B にしたがって、 差動 レシーバ 1 0 5 から出力さ れてくる信号をデジタル信号に変換し、 デジタルフィルタ 1 3 0 およびクロック再生部 1 2 5 に対して出力する。

ADC110からクロック再生部125に対して出力されたデジタル信号は、複数の周波数を含んでいる。そこで、バンドパスフィルタ200は、受信信号に含まれる12.5 MHzの周波数の信号を抽出する(ステップS100)。なお、当該バンドパスフィルタ200は、上記12.5 MHzの周波数の信号を抽出する際に、逓倍PLL12のから出力されてくるクロックBに基づいて、抽出処理を行う。これにより、当該バンドパスフィルタ200からは、図8の(2)に示されるようなデータ値を含んだ信号が出力される。

次に、ゼロクロス検出部205は、出力されてきた信号の各データ値を参照して、ゼロクロス点を検出する。それでは、当該ゼロクロス検出部205が行う動作について図面を参照しながら説明する。図14は、このときに当該ゼロクロス検出部205が行う動作を示したフローチャートである。

まず、ゼロクロス検出部 2 0 5 は、バンドパスフィルタ 2 0 0 から出力されてくるデジタルデータ値を取得する (ステップ S 2 0 0)。

次に、ゼロクロス検出部 2 0 5 は、取得したデジタルデータ値が正であるか負であるかを認識する (ステップ S 2 1 0)。デジタルデータ値の正負を認識したゼロクロス検

出部205は、取得したデジタルデータ値の前のクロックで取得したデジタルデータ値からみて、当該取得したデジタルデータ値からみで、当該取得したデジタルデータ値の正負が入れ替わったか否かを判定する(ステップS210に進む。一方、正負が入れ替わっていなステップS210に進む。一方、正負が入れ替わっていない場合には、本処理は終了する。この場合、当該ゼロクロス検出部205は、次のデジタルデータ値を取得し、同様の処理を行う。

正負が入れ替わった場合、ゼロクロス検出部205は、 当該前のクロックで取得したデジタルデータ値の絶対を計算する(ステップS215)。そして、当該ゼロクロックで取得したデジタルデータ値の絶対値が、当該今回のクロックで取得したデジタルデータ値の絶対値が、当該今回のクロックで取得したデジタルデータ値が大きい場合には、本処理はステップS230に進対値が大きくない場合には、本処理はステップS230に進む。

前のクロックで取得したデジタルデータ値の絶対値が大きい場合には、ゼロクロス検出部205は、今回のクロックで取得したデジタルデータ値の方がゼロクロス点に近いと判断し、当該今回のクロックで取得したデジタルデータ値のタイミングをゼロクロス点とみなす(ステップS225)。この後、本処理は終了し、当該ゼロクロス点は、次

のデジタルデータ値を取得して上記処理と同様の処理を行う。

前のクロックで取得したデジタルデータ値の絶対値が大きくない場合には、ゼロクロス検出部205は、前のクロックで取得したデジタルデータ値の方がゼロクロス点に少りに変勢で取得したデジタルデータ値のタイミングをゼロクロス点とみなす(ステップS230)。この後、本処理は終了し、当該ゼロクロス点は、次のデジタルデータ値を取得して上記処理と同様の処理を行う。以上で、ゼロクロス検出部205が行う動作の説明を終了する。

上記ゼロクロス検出部205の動作により、当該ゼロクロス検出部205からは、図8の(3)に示されるような25MHzのクロックが出力される。応じて、タイミング調節部210は、ゼロクロス検出部205から出力されるクロックを取得する。

タイミング調節部210は、取得したクロックから8クロック分の時間だけ遅延させて、図8の(4)に示される25MHzのクロックCを、デジタルフィルタ130、判定部135対はで受信側PLL150に対して出力する。さらに、当該タイミング調節部210は、取得したクロックから8クロック分の時間だけ遅延させたクロックとを合成して、図8の(5)に示される50MHzのクロックDを作成して、P/S変換部140およびFIFO145に対して出力する。

次に、受信側 P L L 1 5 0 は、クロック再生部 1 2 5 から出力される 2 5 M H z のクロック C に基づいて、ジッタを含まない 5 0 M H z のクロック D を作成して F I F O 1 4 5 に出力する。

一方、デジタルフィルタ130は、ADC110から400MHzのクロックBにしたがって出力されてくるデジタルデータ値の内、シンボル点に該当するデジタルデータ値のみを、クロック再生部125から出力される25MHzのクロックCにしたがってサンプリングして、判定部135に対して出力する。

判定部135は、デジタルフィルタ130から出力されてくるシンボル点のデジタルデータ値に基づいて、判定処理を行い、2ビットのパラレルデータとして、P/S変換部140に出力する。

P / S 変換部 1 4 0 は、クロック再生部 1 2 5 から出力 されてくる 5 0 M H z のクロック D にしたがって、取得し たパラレルデータをシリアルのデジタルデータに変換して 、F I F O 1 4 5 に出力する。

次に、FIFO145は、クロック再生部125から出力されてくる50MHzのクロックDにしたがって、P/S変換部140から出力されるシリアルのデジタルデータを記憶していく。そして、FIFO145は、受信側PLL150から出力される50MHzのクロックEに基づいて、接続機器に対して、シリアルのデジタルデータを出力していく。これにより、データ受信装置100接続機器は、データ送信装置10の接続機器から出力さ

れたデジタルデータを取得することができる。

以上のように、本実施形態に係るシンボル位置検出装置を含んだデータ受信装置100によれば、発振部115が発振する信号の周波数を細かくコントロールする必要がないので、容易にデータ送信装置100とクロック同期をとることができると共に、逓倍PLL120に安価なVCOを適用することができるので、当該シンボル位置検出装置およびデータ受信装置100を安価に作成することが可能となる。

また、本実施形態に係るシンボル位置検出装置を含んだデータ受信装置100によれば、受信側PLL150が作成したジッタのないクロックに基づいて、FIFO145から接続機器に対してデータが出力される。その結果、接続機器は、エラーの少ないデータを取得することが可能となる。

なお、本実施形態に係るシンボル位置検出装置を含んだデータ受信装置100では、通信プロトコルとしてMOSTが適用されているとしたが、当該通信プロトコルはMOSTに限られない。

なお、本実施形態に係るシンボル位置検出装置を含んだデータ受信装置100では、デジタルフィルタ130として図10に示されるようなデジタルフィルタが適用されているが、当該デジタルフィルタ130はこれに限られない。より具体的には、図15に示されるようなデジタルフィルタ131であってもよい。それでは、以下に、図15に示されるデジタルフィルタ131について説明する。

ここで、図15に示されるデジタルフィルタ131が上記のような構成をとる理由について説明する。図10に示されるデジタルフィルタ131の乗算器310_{1~n}で掛け算される値は、310_{n/2}を中心に対称な値となっている。

そこで、図15に示されるデジタルフィルタ131では、同じ値を掛け算するデータのタップ303をそれぞれ組にして、まず、加算器304で足し合わせる。そして、加算器304は、足し合わせたデータをタップ群306に出力する。

当該図 1 5 に示されるデジタルフィルタ 1 3 1 によれば、タップ群 3 0 6 のタップ数および乗算器 3 1 0 を図 1 0

のデジタルフィルタ130の半分にすることができる。

なお、本実施形態に係るデータ受信装置100において、図16に示されるような構成を取ることも可能である。図16に示されるデータ受信装置101は、図2に示されるデータ受信装置101は、図2に示されるデータ受信装置100のデジタルフィルタ130と判定部135の間にゲイン調節部500が設けられているものである。当該ゲイン調節部500は、乗算器により実現され、温度等の変化による振幅変化分を検出し、振幅を理想の振幅値に補正する役割を果たす。

なお、本実施形態で使用されているクロックの周波数および受信信号に固定的に含まれる信号の周波数は、一例であり、使用されるクロックの周波数および受信信号に固定的に含まれる信号の周波数はこれに限られない。

産業上の利用可能性

本発明にかかるシンボル位置検出装置は、容易にデータ 送信装置とクロック同期を取ることができると共に、安価 に製造可能である効果を有し、所定の周波数を持った第1 のクロック信号に基づいて送信されてきたデータ信号のシ ンボルの位置を検出するシンボル位置検出装置等として有 用である。

請求の範囲

1. 所定の周波数を持った第1のクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出する装置であって、

前記第1のクロック信号の周波数に対して整数倍の周波数を持った第2のクロック信号を作成する高周波クロック信号作成手段と、

前記高周波クロック信号作成手段が作成した第2のクロック信号のタイミングに基づいて、前記データ信号のデータの値を取得するデータ値取得手段と、

前記データ値取得手段が取得したデータの値から前記第1のクロック信号の成分を抽出するクロック成分抽出手段と、

前記クロック成分抽出手段が抽出した前記第1のクロック信号の成分の、所定の基準レベルに対する大小関係入れ替わるタイミングをゼロクロス点として検出するゼロクロス検出手段と、

前記ゼロクロス検出手段が検出した前記ゼロクロス点から、前記第2のクロック信号における所定クロック分に相当する時間が経過した時を、前記データ信号のシンボル位置として検出するシンボル位置検出手段とを備える、シンボル位置検出装置。

2. 前記データ信号は、シンボル毎に所定の基準レベルに対する大小関係が交互に入れ替わる信号であることを特徴とする、請求項1に記載のシンボル位置検出装置。

3. 前記ゼロクロス検出手段は、前記クロック成分抽出手段が抽出した前記第1のクロック成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングから最も近いタイミングに位置するクロックを、前記ゼロクロス点とみなして検出することを特徴とする、請求項1に記載のシンボル位置検出装置。

- 4. 前記ゼロクロス検出手段は、前記クロック成分抽出手段が抽出した前記第1のクロック成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングの直前お対値を比較して、前記データの値の絶対値の小さい対する大に位を比較して、前記データの値の基準レベルに対する大に位をが入れ替わるタイミングから最も近いタイミングに位置するクロックと決定することを特徴とする、請求項3に記載のシンボル位置検出装置。
- 5. 前記シンボル位置検出手段が前記データ信号のシンボルの位置と決定するクロックは、前記ゼロクロス点に対して、所定クロック経過後のタイミングであることを特徴とする、請求項1に記載のシンボル位置検出装置。
- 6. 前記シンボル位置検出手段は、前記シンボルの位置を検出したタイミングで、第3のクロック信号を出力することを特徴とする、請求項1に記載のシンボル位置検出装置
- 7. 前記ゼロクロス検出手段は、前記ゼロクロス点から、前記所定クロック分に相当する時間が経過した時間を遅延させることにより、前記第3のクロック信号を出力するこ

とを特徴とする、請求項 6 に記載のシンボル位置検出装置。

- 8. 前記シンボル位置検出手段が出力した前記第3のクロック信号のタイミングに基づいて、前記データ信号のシンボルにおけるデータの値を判定する判定手段をさらに備える、請求項7に記載のシンボル位置検出装置。
- 9. ジッタを低減した第4のクロック信号を作成する出力 用クロック信号作成手段と、

前記出力用クロック信号作成手段が作成した前記第4の クロック信号に基づいて、前記判定手段が判定したデータ の値を外部に出力する出力手段とをさらに備える、請求項 8 に記載のシンボル位置検出装置。

- 10.前記ゼロクロス検出手段は、前記クロック成分抽出手段が抽出した前記第1のクロック信号の成分の正負が入れ替わるタイミングをゼロクロス点として検出することを特徴とする、請求項1に記載のシンボル位置検出装置。
- 11.前記ゼロクロス検出手段は、前記第1のクロック信号の成分の正負が入れ替わるタイミングをゼロクロス点として検出することを特徴とする、請求項1に記載のシンボル位置検出装置。
- 12.前記データ信号は、シンボル毎にデータの値の正負が交互に入れ替わる信号であることを特徴とする、請求項11に記載のシンボル位置検出装置。
- 13.前記出力用クロック作成手段は、前記第3のクロック信号を基準にして前記第4のクロック信号を作成することを特徴とする、請求項9に記載のシンボル

位置検出装置。

1 4 . 前記整数は、4の倍数であることを特徴とする、請求項1に記載のシンボル位置検出装置。

1 5 . 前記整数は、4の倍数であって、

前記所定クロックは、前記4の倍数を4分の1倍した数のクロックであることを特徴とする、請求項5に記載のシンボル位置検出装置。

16. 所定の周波数を持った第1のクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出する方法であって、

前記第1のクロック信号の周波数に対して整数倍の周波数を持った第2のクロック信号を作成する高周波クロック信号作成ステップと、

前記高周波クロック信号作成ステップで作成した第2の クロック信号のタイミングに基づいて、前記データ信号の データの値を取得するデータ値取得ステップと、

前記データ値取得ステップで取得したデータの値か前記第1のクロック信号の成分を抽出するクロック成分抽出ステップと、

前記クロック成分抽出手段が抽出した前記第1のクロック信号の、所定の基準レベルに対する大小関係が入れ替わるタイミングをゼロクロス点として検出するゼロクロス検出ステップと、

前記ゼロクロス検出ステップで検出した前記ゼロクロス点から、前記第2のクロック信号における所定クロック分に相当する時間が経過した時を、前記データ信号のシンボ

ル位置として検出するシンボル位置検出ステップとを備える、シンボル位置検出方法。

17. 前記データ信号は、シンボル毎に所定の基準レベルに対する大小関係が交互に入れ替わる信号であることを特徴とする、請求項16に記載のシンボル位置検出方法。

補正書の請求の範囲

[2004年4月23日(23.04.04)国際事務局受理: 出願当初の請求の範囲 1は補正された;出願当初の請求の範囲10は取り下げられた;

他の請求の範囲は変更なし。(2頁)]

1. (補正後)所定の周波数を持った第1のクロック信号に基づいて送信されてきたデータ信号のシンボルの位置を検出する装置であって、

前記第1のクロック信号の周波数に対して整数倍の周波数を持った第2のクロック信号を作成する高周波クロック信号作成手段と、

前記高周波クロック信号作成手段が作成した第2のクロック信号のタイミングに基づいて、前記データ信号のデータの値を取得するデータ値取得手段と、

前記データ値取得手段が取得したデータの値から前記第1のクロック信号の成分を抽出するクロック成分抽出手段と、

前記クロック成分抽出手段が抽出した前記第1のクロック信号の成分の、所定の基準レベルに対する大小関係が入れ替わるタイミングをゼロクロス点として検出するゼロクロス検出手段と、

前記ゼロクロス検出手段が検出した前記ゼロクロス点から、前記第2のクロック信号における所定クロック分に相当する時間が経過した時を、前記データ信号のシンボル位置として検出するシンボル位置検出手段とを備える、シンボル位置検出装置。

2. 前記データ信号は、シンボル毎に所定の基準レベルに対する大小関係が交互に入れ替わる信号であることを特徴とする、請求項1に記載のシンボル位置検出装置。

とを特徴とする、請求項6に記載のシンボル位置検出装置。


- 8. 前記シンボル位置検出手段が出力した前記第3のクロック信号のタイミングに基づいて、前記データ信号のシンボルにおけるデータの値を判定する判定手段をさらに備える、請求項7に記載のシンボル位置検出装置。
- 9. ジッタを低減した第4のクロック信号を作成する出力 用クロック信号作成手段と、


前記出力用クロック信号作成手段が作成した前記第4の クロック信号に基づいて、前記判定手段が判定したデータ の値を外部に出力する出力手段とをさらに備える、請求項 8 に記載のシンボル位置検出装置。

10. (削除)


- 11. 前記ゼロクロス検出手段は、前記第1のクロック信号の成分の正負が入れ替わるタイミングをゼロクロス点として検出することを特徴とする、請求項1に記載のシンボル位置検出装置。
- 12.前記データ信号は、シンポル毎にデータの値の正負が交互に入れ替わる信号であることを特徴とする、請求項11に記載のシンポル位置検出装置。
- 13.前記出力用クロック作成手段は、前記第3のクロック信号を基準にして前記第4のクロック信号を作
 ・成することを特徴とする、請求項9に記載のシンボル


図1







B(k) B(k-1)	+7	+5	+3	+1	1	-3	- 5	-7	_ ~
+7					00	10	11	01	
+5			_		01	00	10	11]]
+3					11	01	00	10] 彡
+1					10	11	01	00]
-1	00	10	11	01					1 0
-3	01	00	10	11					\ \`\
-5	11	01	_00	10]				
-7	10	11	01	00	l				
					ţ				
	パラレルデータ								

















図10




図11




図12

データ	B(k)-B(k-1)
00	+8 -8
01	+10 +2 -6 -14
10	+14 +6 -2 -10
11	+12 +4 -4 -12

図13




図14




図15




図16





図17



INTERNATIONAL SEARCH REPORT

International application No. PCT/JP03/16917

		<u> </u>			
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H04L25/49, H04L7/00					
	According to International Patent Classification (IPC) or to both national classification and IPC				
	SEARCHED				
Int.	ocumentation searched (classification system followed by C1 ⁷ H04L25/49, H04L7/00	·			
Jitsu Kokai	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Jitsuyo Shinan Toroku Koho 1996-2004 Kokai Jitsuyo Shinan Koho 1971-2004 Toroku Jitsuyo Shinan Koho 1994-2004				
Electronic d	Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)				
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app		Relevant to claim No.		
Y . A	JP 11-261661 A (Hitachi Densh 24 September, 1999 (24.09.99) Column 1, lines 2 to 15 (Family: none)		1,2,5-17 3,4		
Y A	JP 58-92162 A (Hitachi, Ltd.) 01 June, 1983 (01.06.83), Page 1, lower left column, li & US 4535295 A		1,2,5-17 3,4		
Y	JP 52-86009 A (Hitachi, Ltd.) 16 July, 1977 (16.07.77), Full text (Family: none)),	2,12,17		
X Further documents are listed in the continuation of Box C. See patent family annex.					
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "T" later document published after the international filing priority date and not in conflict with the application but or understand the principle or theory underlying the invention of document of particular relevance; the claimed invention of considered novel or cannot be considered to involve an involve an involve an involve and			he application but cited to lerlying the invention claimed invention cannot be ered to involve an inventive		
"C" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "S" about the latest and the					
"P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 26 February, 2004 (26.02.04) Date of mailing of the international search 09 March, 2004 (09.03.04)					
	mailing address of the ISA/ anese Patent Office	Authorized officer			
Facsimile N	No.	Telephone No.			

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP03/16917

ategory*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
Y	JP 11-308205 A (Nippon Denki Denpa Kiki Engineering Kabushiki Kaisha), 05 November, 1999 (05.11.99), Fig. 5 and explanation thereof (Family: none)	9,13
A _.	JP 5-327681 A (Toshiba Corp.), 10 December, 1993 (10.12.93), Full text (Family: none)	1-17
А	JP 8-237239 A (Hitachi, Ltd.), 13 September, 1996 (13.09.96), Full text & US 5123030 A & US 5267267 A & DE 4007987 A1	1-17
А	JP 2002-15523 A (Matsushita Electric Industrial Co., Ltd.), 18 January, 2002 (18.01.02), Full text (Family: none)	1-17
		·
•		·

A. 発明の属する分野の分類(国際特許分類(IPC))

Int. Cl' H04L25/49, H04L7/00

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl⁷ H04L25/49,

H04L7/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1996年

日本国公開実用新案公報

1971-2004年

日本国実用新案登録公報

1996-2004年

日本国登録実用新案公報

1994-2004年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
Y	JP 11-261661 A (日立電子株式会社) 1999.0 9.24,第1欄第2行乃至第15行	1, 2, 5–17		
A	(ファミリーなし)	3,4		
Y	JP 58-92162 A (株式会社日立製作所) 1983.0 6.01,第1頁左下欄第5行乃至第13行	1, 2, 5–17		
A	&US 4535295 A	3, 4		

x C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「O」ロ頭による開示、使用、展示等に目及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*		関連する 請求の範囲の番号
Y	JP 52-86009 A (株式会社日立製作所) 1977.07.16,全文を参照 (ファミリーなし)	2, 12, 17
Y	JP 11-308205 A (日本電気電波機器エンジニアリング株式会社) 1999. 11. 05, 第5図とその説明 (ファミリーなし)	9, 13
A	JP 5-327681 A (株式会社東芝) 1993.12.1 0,全文を参照 (ファミリーなし)	1-17
A	JP 8-237239 A (株式会社日立製作所) 1996.0 9.13,全文を参照 &US 5123030 A &US 5267267 A &DE 4007987 A1	1-17
A	JP 2002-15523 A(松下電器産業株式会社)200 2.01.18,全文を参照 (ファミリーなし)	1-17